laporan akhir 3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

Laporan Akhir 3

1. Jurnal [kembali]

2. Alat dan Bahan [Kembali]

 a.Panel DL 2203D 

b.Panel DL 2203C 

c.Panel DL 2203S

Gambar Module D’Lorenzo

d. Jumper

Gambar Kabel Jumper

e. IC 74LS112 (JK filp flop)

Gambar IC 74LS112

 f. Power DC

Gambar Power DC

g. Switch (SW-SPDT)

Gambar Switch

h. Logicprobe

Gambar Logic Probe

 

3. Rangkaian Simulasi [Kembali]

    Percobaan 2A

    Percobaan 2B

4. Prinsip Kerja Rangkaian [Kembali]

Rangkaian 2A

IC 74193 adalah 4-bit synchronous up/down binary counter yang mampu menghitung naik atau turun dari 0000 sampai 1111. Karena bersifat synchronous, semua flip-flop internal menerima clock secara bersamaan, sehingga perubahan bit pada output Q0–Q3 terjadi serentak dan tidak menimbulkan transisi acak seperti pada counter asynchronous. Counter ini memiliki dua input clock: CP_U untuk menghitung naik dan CP_D untuk menghitung turun, serta fitur parallel load (PL) untuk memuat nilai biner tertentu secara langsung dan clear untuk mereset output ke 0000.

Pada rangkaian, output Q0–Q3 tidak terhubung ke LED tetapi ke logic probe, sehingga setiap probe akan menunjukkan status logika dari masing-masing bit. Jika probe menampilkan “HIGH”, itu berarti output bernilai logika 1; jika “LOW”, berarti logika 0. Dengan membaca kombinasi HIGH/LOW pada Q0–Q3, kita dapat mengetahui nilai biner counter dari 0000 sampai 1111 secara tepat. Karena perubahan bit terjadi sinkron, tampilan logic probe juga berubah stabil dan langsung menunjukkan nilai hitungan berikutnya sesuai mode up atau down.

Rangkaian 2B

Pada rangkaian ini, IC 74193 masih bekerja sebagai counter up/down, namun sinyal untuk menghitung naik dan turun tidak langsung diberikan ke pin UP dan DOWN. Sebagai gantinya, kedua jalur tersebut dilewatkan melalui gerbang NOR (U3 untuk UP dan U4 untuk DOWN). Salah satu input NOR menerima sinyal clock yang terus berosilasi, sementara input lainnya berasal dari sakelar arah. Prinsip kerjanya adalah bahwa gerbang NOR hanya akan meneruskan pulsa clock ke counter saat kedua input NOR berada pada logika rendah. Dengan demikian, ketika sakelar memilih mode UP, input NOR pada jalur UP menjadi rendah sehingga clock diteruskan ke pin UP, sedangkan jalur DOWN diblokir. Sebaliknya, saat mode DOWN dipilih, clock diteruskan hanya ke pin DOWN dan jalur UP dimatikan. Jika kedua input kontrol berada pada logika tinggi, kedua NOR memblokir clock sehingga counter berhenti. Karena 74193 adalah synchronous counter, setiap pulsa clock yang berhasil melewati NOR akan menghasilkan perubahan pada Q0–Q3 secara serempak, dan logic probe menampilkan kondisi HIGH/LOW sesuai hitungan tanpa adanya glitch 

 

5. Video Percobaan [Kembali]

6. Analisa [Kembali]

Analisa hasil percobaan Multiplexer (percobaan 3a) ketika input data X0, X1, X2, X3 diberi variasi logika, lalu S0 dan S1 diubah-ubah.

Jawab:

Pada percobaan multiplexer (MUX) 4052, variasi logika pada input data (X0, X1, X2, X3) menunjukkan bahwa output (X) selalu tergantung pada input data mana yang sedang dipilih oleh pin selektor S0 dan S1. Ketika S0 dan S1 berada pada kombinasi logika biner 00, output X akan mengambil nilai dari input X0, mengabaikan nilai-nilai pada X1, X2, dan X3. Jika S0 dan S1 diubah menjadi 01, output akan terhubung ke X1, dan seterusnya. Ini membuktikan bahwa MUX bertindak sebagai pemilih data atau "saklar" yang dikontrol secara digital.

Hasil percobaan juga menunjukkan bahwa nilai output hanya berubah ketika:

Nilai logika pada input data yang sedang dipilih (misalnya, X2) diubah.

Kombinasi logika pada pin selektor (S0, S1) diubah untuk memilih input data yang berbeda.

Sebagai contoh, jika input X0=1, X1=0, X2=1, dan X3=0, dan pin selektor diatur ke 00, maka output X akan menampilkan logika 1 (karena X0=1). Jika kemudian S0 dan S1 diubah menjadi 01, output akan langsung berubah menjadi 0 (karena X1=0), tanpa peduli bahwa input X0 dan X2 masih bernilai 1. Hal ini secara efektif menunjukkan bagaimana MUX dapat memindahkan data dari berbagai sumber input ke satu jalur output tunggal berdasarkan sinyal kontrol (S0, S1).

Analisa hubungan antara persamaan Demux dengan persamaan Decoder. Mengapa Demux dapat dianggap sebagai Decoder yang diberi satu input data tambahan 𝐷

Jawab: 

Demultiplexer (Demux) pada dasarnya adalah dekoder dengan satu input data tambahan.

Dekoder berfungsi sebagai "penerjemah" yang menggunakan input biner untuk mengaktifkan salah satu dari banyak output. Output yang aktif bernilai 1 (jika aktif tinggi) atau 0 (jika aktif rendah), sedangkan output lainnya tidak aktif.

Demultiplexer melakukan hal yang sama, tetapi dengan satu perbedaan utama: output yang aktif tidak hanya bergantung pada input biner, tetapi juga pada nilai dari input data (D). Input data ini bertindak seperti pin Enable pada dekoder.

Analisis ini menunjukkan bahwa Demux dapat dianggap sebagai dekoder karena fungsi intinya sama: menggunakan input selektor biner untuk memilih satu output di antara banyak pilihan. Perbedaannya hanya pada penambahan input data (D), yang mengendalikan apakah data diteruskan ke output yang dipilih atau tidak. Jika input data (D) bernilai 1, Demux akan bekerja persis seperti dekoder.

7. Link Download [Kembali]

• Download Rangkaian Simulasi Percobaan 2A [klik disini]
• Download Rangkaian Simulasi Percobaan 2B [klik disini]
• Download Video Demo Percobaan 2A [klik disini]
• Download Video Demo Percobaan 2B [klik disini]
• Download Datasheet IC Flip-Flop 74LS193 [klik disini]
• Download Datasheet IC Flip-Flop 7493 [klik disini]
• Laporan Akhir [Klik Disini]