Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=1, B1=0, B2=CLK
Dengan prinsip tersebut, setiap pulsa clock yang masuk akan menyebabkan output Q berganti antara logika tinggi dan rendah secara bergantian. Hal ini menunjukkan bahwa T flip-flop dapat berfungsi sebagai pembagi frekuensi dua (frequency divider by 2), karena dibutuhkan dua pulsa clock untuk menghasilkan satu siklus lengkap pada output. Selain itu, jika pada rangkaian terdapat input preset atau clear, maka sinyal tersebut akan bekerja secara asinkron (tanpa menunggu clock) untuk memaksa output Q berada pada kondisi logika 1 atau 0, tergantung pada sinyal yang diaktifkan.
Download Datasheet ic 74LS02 [klik disini]
Download Datasheet ic NOR 4 [klik disini]
Download Datasheet ic 74LS86 [klik disini]
Download Datasheet ic 4077 [klik disini]
Download Datasheet ic SW-SPTD [klik disini]
Tidak ada komentar:
Posting Komentar